

Fakultet tehničkih nauka, Novi Sad
 Institut za računarstvo i automatiku
 Katedra za računarsku tehniku i računarske komunikacije

ZADATAK 3B

II Kolokvijum iz Projektovanja digitalnih sistema


Maj 2005.

Radi se 60 minuta

NAPOMENA:


Za potrebe kolokvijuma u radnom direktorijumu kreirati direktorijum **PDS2005_K2_GxxEyyyyy**, gde su xx broj grupe i yyyy broj indeksa. Rešenje zadatka treba da se nalazi u tom direktorijumu.

Na slici 1 prikazana je blok šema digitalnog sistema koji serijski ispituje jednakost pojedinačnih parova bita $\{(A_0, B_0), (A_1, B_1), (A_2, B_2), (A_3, B_3), (A_4, B_4), (A_5, B_5), (A_6, B_6), (A_7, B_7)\}$ i kao izlaz daje ukupan broj jednakih parova bita. Rad digitalnog sistema se bazira na dva multipleksera 8×1 , dok je upravljanje radom sistema kontrolisano automatom čiji dijagram prelazaka stanja prikazuje slika 2.



Slika 1: Blok dijagram digitalnog sistema

Početno stanje automata, slika 2, je stanje IDLE gde se automat nalazi sve dok START signal nije aktivan. Nakon aktiviranja START signala, $START=1$, automat prelazi u stanje C (*Compute*). U ovom stanju ostaje najviše 8 taktova radi poređenja svih osam parova bita. Iz stanja C automat prelazi u stanje DE (*Done-Equal*) ako su svi parovi bita jednaki, ili u stanje DUE (*Done-Unequal*) ako bilo koji par bita nije jednak. Kada automat jednom uđe u stanje DE ili DUE ostaje u njemu do trenutka inicijalizacije automata. U oba stanja (DE i DUE) automat generiše DONE signal ($DONE=1$) i signal OUT (broj jednakih parova bita). U stanju DE generiše se signal $E=1$, dok je u stanju DUE njegova vrednost jednaka nuli ($E=0$). Za brojanje iteracija iskoristiti trobitni brojač sa signalom dozvole brojanja. Brojač treba da generiše signal identifikacije kraja ciklusa brojanja. Vrednost brojača se briše ulaskom u stanje IDLE, dok se u stanju C brojač uvećava za jedan. Izlaz brojača se može iskoristiti za kontrolu adresnih ulaza multipleksera.



Slika 2: Dijagram prelazaka stanja automata

OKRENITE LIST ZA NASTAVAK ZADATKA

ZADATAK:

- Izvršiti sintezu traženog digitalnog sistema u VHDL jeziku za opis fizičke arhitekture,
- definisati prelaze stanja automata skiciranjem dijagrama prelaza stanja automata sa označenim signalima koji utiču na promenu stanja i
- simulirati rad digitalnog sistema.

Vremenski dijagram simulacije treba jasno da prikaže rad sistema u dve situacije:

- završetak rada automata u DE stanju
- završetak rada automata u DUE stanju